ส่งข้อความ
บ้าน > ผลิตภัณฑ์ > ส่วนประกอบอิเล็กทรอนิกส์ > W9725G6KB-25 DRAM ic ชิป DDR2 SDRAM 256Mbit 16Mx16 1.8V 84-Pin WBGA

W9725G6KB-25 DRAM ic ชิป DDR2 SDRAM 256Mbit 16Mx16 1.8V 84-Pin WBGA

หมวดหมู่:
ส่วนประกอบอิเล็กทรอนิกส์
ราคา:
Negotiated
วิธีการชำระเงิน:
T/T, Western Union
ข้อมูลจำเพาะ
หมวดหมู่:
ชิ้นส่วนอิเล็กทรอนิกส์
ตระกูล:
DRAM ic Chip DDR2 SDRAM
หมวดหมู่ย่อย:
ชิป IC หน่วยความจำ
สถานะไร้สารตะกั่ว:
ไร้สารตะกั่ว / ได้มาตรฐาน RoHS, ได้มาตรฐาน RoHS
คำอธิบาย:
IC DRAM 256MBIT PARALLEL 84WBGA
ประเภทการติดตั้ง:
การติดตั้งบนพื้นผิว
พิมพ์:
56Mbit 16Mx16 1.8V
บรรจุุภัณฑ์:
WBGA . 84 พิน
ช่วงอุณหภูมิ:
-40 ถึง +85
การแนะนำ

W9725G6KB-25 DRAM ic ชิป DDR2 SDRAM 256Mbit 16Mx16 1.8V 84-Pin WBGA
 
ชิป DRAM DDR2 SDRAM 256Mbit 16Mx16 1.8V 84-Pin WBGA
 
1. คำอธิบายทั่วไป

W9725G6KB เป็น DDR2 SDRAM 256M บิต จัดเป็น 4,194,304 คำ  4 ช่อง  16 บิตอุปกรณ์นี้มีอัตราการถ่ายโอนความเร็วสูงถึง 1066Mb/วินาที/พิน (DDR2-1066) สำหรับการใช้งานทั่วไปW9725G6KB ถูกจัดเรียงตามระดับความเร็วต่อไปนี้: -18, -25, 25I และ -3ชิ้นส่วนเกรด -18 เป็นไปตามข้อกำหนดของ DDR2-1066 (7-7-7)ชิ้นส่วนเกรด -25 และ 25I เป็นไปตามข้อกำหนด DDR2-800 (5-5-5) หรือ DDR2-800 (6-6-6) (ชิ้นส่วนเกรดอุตสาหกรรม 25I ซึ่งรับประกันว่าจะรองรับ -40°C ≤ TCASE ≤ 95 องศาเซลเซียส)ชิ้นส่วนเกรด -3 เป็นไปตามข้อกำหนดของ DDR2 667 (5-5-5)อินพุตการควบคุมและที่อยู่ทั้งหมดจะซิงโครไนซ์กับนาฬิกาดิฟเฟอเรนเชียลที่จัดหาจากภายนอกอินพุตถูกล็อคไว้ที่จุดตัดของนาฬิกาดิฟเฟอเรนเชียล (CLK เพิ่มขึ้นและ CLK ลดลง)I/O ทั้งหมดซิงโครไนซ์กับ DQS ปลายเดี่ยวหรือคู่ DQS- DQS ที่แตกต่างกันในรูปแบบซิงโครนัสต้นทาง

 

2. คุณสมบัติ  แหล่งจ่ายไฟ: VDD, VDDQ = 1.8 V ± 0.1V  สถาปัตยกรรมอัตราข้อมูลสองเท่า: การถ่ายโอนข้อมูลสองครั้งต่อรอบสัญญาณนาฬิกา  เวลาแฝง CAS: 3, 4, 5, 6 และ 7  ความยาวของการระเบิด: 4 และ 8  Bi - ไดเร็กชั่น , ดิฟเฟอเรนเชียลดาต้าสโตรบ (DQS และ DQS ) จะถูกส่ง/รับด้วยข้อมูล  จัดแนวขอบด้วยข้อมูลการอ่านและจัดกึ่งกลางด้วยข้อมูลการเขียน  DLL จัดตำแหน่งการเปลี่ยน DQ และ DQS ด้วยนาฬิกา  อินพุตสัญญาณนาฬิกาดิฟเฟอเรนเชียล (CLK และ CLK )  ดาต้ามาสก์ (DM) สำหรับการเขียนข้อมูล  คำสั่งที่ป้อนบนขอบ CLK เชิงบวกแต่ละอัน ดาต้าและมาสก์ข้อมูลถูกอ้างอิงถึงขอบทั้งสองของ DQS  โพสต์ CAS ที่ตั้งโปรแกรมได้แฝงแฝงได้รับการสนับสนุนเพื่อให้คำสั่งและประสิทธิภาพของบัสข้อมูล  เวลาในการอ่าน = เวลาแฝงเสริมบวก CAS เวลาแฝง (RL = AL + CL)  การปรับอิมพีแดนซ์แบบ Off-Chip-Driver (OCD) และ On-Die-Termination (ODT) เพื่อคุณภาพสัญญาณที่ดีขึ้น  การดำเนินการชาร์จล่วงหน้าอัตโนมัติสำหรับการอ่านและเขียนต่อเนื่อง  โหมดรีเฟรชอัตโนมัติและรีเฟรชตัวเอง  ปิดเครื่องไว้ล่วงหน้าและปิดเครื่องที่ใช้งานอยู่  เขียน Data Mask  เขียน Latency = อ่าน Latency - 1 (WL = RL - 1)  อินเทอร์เฟซ: SSTL_18  บรรจุใน WBGA 84 Ball (8x12.5 mm2 ) โดยใช้วัสดุปราศจากสารตะกั่วและเป็นไปตามข้อกำหนด RoHS

 

ข้อมูลอุปกรณ์ที่เกี่ยวข้อง :

หมายเลขชิ้นส่วน ความเร็ว ระดับ อุณหภูมิในการทำงาน
W9725G6KB-18 DDR2-1066 (7-7-7) 0°C ≤ TCASE ≤ 85°C
W9725G6KB-25 DDR2-800 (5-5-5) หรือ DDR2-800 (6-6-6) 0°C ≤ TCASE ≤ 85°C
W9725G6KB25I DDR2-800 (5-5-5) หรือ DDR2-800 (6-6-6) -40°C ≤ TCASE ≤ 95°C
W9725G6KB-3 DDR2-667 (5-5-5) 0°C ≤ TCASE ≤ 85°C

 

 

การจำแนกประเภทสิ่งแวดล้อมและการส่งออก
คุณลักษณะ คำอธิบาย
สถานะ RoHS ได้มาตรฐาน ROHS3
ระดับความไวต่อความชื้น (MSL) 3 (168 ชั่วโมง)
ECCN EAR99
HTUS 8542.39.0001

 
W9725G6KB-25 DRAM ic ชิป DDR2 SDRAM 256Mbit 16Mx16 1.8V 84-Pin WBGA

W9725G6KB-25 DRAM ic ชิป DDR2 SDRAM 256Mbit 16Mx16 1.8V 84-Pin WBGA

ส่ง RFQ
คลังสินค้า:
MOQ:
1pieces