XC4VLX15-12FFG676C XILINX Virtex-4 Family FPGAS IC (วงจรรวม) XC4VLX15-12FFG676I

การจำแนกประเภทสิ่งแวดล้อมและการส่งออก

เกี่ยวกับ XILINX FPGA IC

คำอธิบายทั่วไป การรวมสถาปัตยกรรม Advanced Silicon Modular Block (ASMBL™) เข้ากับคุณสมบัติที่ยืดหยุ่นได้หลากหลาย ตระกูล Virtex®-4 จาก Xilinx ช่วยเพิ่มความสามารถในการออกแบบลอจิกที่ตั้งโปรแกรมได้อย่างมาก ทำให้เป็นทางเลือกที่มีประสิทธิภาพสำหรับเทคโนโลยี ASICVirtex-4 FPGA ประกอบด้วยกลุ่มแพลตฟอร์มสามกลุ่ม ได้แก่ LX, FX และ SX ซึ่งเสนอตัวเลือกคุณลักษณะและการผสมผสานที่หลากหลายเพื่อจัดการกับแอปพลิเคชันที่ซับซ้อนทั้งหมดอาร์เรย์อันกว้างขวางของ Virtex-4 FPGA hard-IP core blocks ประกอบด้วยโปรเซสเซอร์ PowerPC® (พร้อมอินเทอร์เฟซ APU ใหม่), สามโหมด Ethernet MACs, ตัวรับส่งสัญญาณซีเรียล 622 Mb/s ถึง 6.5 Gb/s, DSP เฉพาะ, high- วงจรการจัดการนาฬิกาความเร็ว และบล็อกอินเทอร์เฟซแบบซิงโครนัสต้นทางโครงสร้างพื้นฐาน Virtex-4 FPGA พื้นฐานคือการปรับปรุงจากกลุ่มผลิตภัณฑ์ Virtex, Virtex-E, Virtex-II, Virtex-II Pro และ Virtex-II Pro X ยอดนิยม ดังนั้นการออกแบบรุ่นก่อนจึงเข้ากันได้มากกว่าอุปกรณ์ Virtex-4 ผลิตขึ้นด้วยกระบวนการทองแดง 90 นาโนเมตรที่ล้ำสมัยโดยใช้เทคโนโลยีเวเฟอร์ขนาด 300 มม. (12 นิ้ว)

สรุปคุณสมบัติของ Virtex-4 Family

• สามตระกูล — LX/SX/FX - Virtex-4 LX: โซลูชันแอปพลิเคชันลอจิกประสิทธิภาพสูง - Virtex-4 SX: โซลูชันประสิทธิภาพสูงสำหรับแอปพลิเคชันการประมวลผลสัญญาณดิจิตอล (DSP) - Virtex-4 FX: ประสิทธิภาพสูง เต็มรูปแบบ - โซลูชันที่โดดเด่นสำหรับแอปพลิเคชันแพลตฟอร์มฝังตัว

• เทคโนโลยีนาฬิกา Xesium™ - บล็อกตัวจัดการนาฬิกาดิจิตอล (DCM) - ตัวแบ่งสัญญาณนาฬิกาที่จับคู่เฟสเพิ่มเติม (PMCD) - นาฬิกาทั่วโลกที่ต่างกัน • XtremeDSP™ Slice - 18 x 18 ส่วนประกอบเสริมสองตัว ตัวคูณแบบลงนาม - ขั้นตอนไปป์ไลน์ที่เป็นตัวเลือก - ตัวสะสมในตัว (48 บิต) และตัวบวก/ตัวลบ • ลำดับชั้นหน่วยความจำ RAM อัจฉริยะ - RAM แบบกระจาย - บล็อก RAM 18-Kbit แบบพอร์ตคู่ · ระยะไปป์ไลน์ที่เป็นตัวเลือก · ตัวเลือก FIFO ตรรกะที่ตั้งโปรแกรมได้จะทำการแมปสัญญาณ RAM ใหม่โดยอัตโนมัติเป็นสัญญาณ FIFO - อินเทอร์เฟซหน่วยความจำความเร็วสูงรองรับ DDR และ DDR-2 SDRAM, QDR-II และ RLDRAM-II

• เทคโนโลยี SelectIO™ - การทำงาน 1.5V ถึง 3.3VI/O - เทคโนโลยีการซิงโครนัสแบบซิงโครนัส ChipSync™ ในตัว - การยกเลิกแอ็คทีฟอิมพีแดนซ์ที่ควบคุมแบบดิจิทัล (DCI) - การธนาคาร I/O แบบละเอียด (การกำหนดค่าในหนึ่งธนาคาร) • ทรัพยากรลอจิกที่ยืดหยุ่น • Secure Chip AES Bitstream Encryption • 90 nm Copper CMOS Process • แรงดันไฟหลัก 1.2V • บรรจุภัณฑ์แบบ Flip-Chip รวมถึงตัวเลือกแพ็คเกจ Pb-Free • RocketIO™ 622 Mb/s ถึง 6.5 Gb/s Multi-Gigabit Transceiver (MGT) [FX เท่านั้น] • IBM PowerPC RISC Processor Core [FX only] - PowerPC 405 (PPC405) Core - Auxiliary Processor Unit Interface (User Coprocessor) • Multiple Tri-Mode Ethernet MACs [FX only]

คำอธิบายสถาปัตยกรรม:

Virtex-4 FPGA Array ภาพรวม อุปกรณ์ Virtex-4 เป็นเกทอาร์เรย์ที่ผู้ใช้ตั้งโปรแกรมได้ โดยมีองค์ประกอบที่กำหนดค่าได้หลากหลายและแกนแบบฝังที่ปรับให้เหมาะสมสำหรับการออกแบบระบบที่มีความหนาแน่นสูงและประสิทธิภาพสูงอุปกรณ์ Virtex-4 ใช้ฟังก์ชันต่อไปนี้: • บล็อก I/O จัดเตรียมอินเทอร์เฟซระหว่างหมุดของแพ็คเกจและตรรกะที่กำหนดค่าได้ภายในมาตรฐาน I/O ที่ได้รับความนิยมและทันสมัยที่สุดได้รับการสนับสนุนโดยบล็อก I/O ที่ตั้งโปรแกรมได้ (IOB)IOB ได้รับการปรับปรุงสำหรับแอปพลิเคชันแบบซิงโครนัสต้นทางการเพิ่มประสิทธิภาพแบบซิงโครนัสแหล่งที่มารวมถึงเดสก์ท็อปต่อบิต ตัวสร้างอนุกรมข้อมูล/ดีซีเรียลไลเซอร์ ตัวแบ่งนาฬิกา และทรัพยากรการตอกบัตรในเครื่องโดยเฉพาะ• บล็อกลอจิกที่กำหนดค่าได้ (CLB) ซึ่งเป็นองค์ประกอบลอจิกพื้นฐานสำหรับ Xilinx FPGA ให้ลอจิกแบบรวมและแบบซิงโครนัส ตลอดจนหน่วยความจำแบบกระจายและความสามารถในการลงทะเบียนกะ SRL16• โมดูล Block RAM ให้ RAM แบบพอร์ตคู่จริง 18Kbit ที่ยืดหยุ่น ซึ่งสามารถเรียงซ้อนเพื่อสร้างบล็อกหน่วยความจำขนาดใหญ่ขึ้นได้นอกจากนี้ Virtex-4 FPGA block RAMs ยังมีลอจิก FIFO ที่ตั้งโปรแกรมได้ซึ่งเป็นทางเลือกสำหรับการใช้อุปกรณ์ที่เพิ่มขึ้น• ตัวคูณ XtremeDSP แบบฝังตัวแบบ Cascadable ที่มีตัวคูณเฉพาะ 18 บิต x 18 บิต รวม Adder และตัวสะสม 48 บิต

คำอธิบายทางสถาปัตยกรรม: Virtex-4 FPGA Array ภาพรวม อุปกรณ์ Virtex-4 เป็นเกทอาร์เรย์ที่ผู้ใช้ตั้งโปรแกรมได้ โดยมีองค์ประกอบที่กำหนดค่าได้หลากหลายและแกนแบบฝังที่ปรับให้เหมาะสมสำหรับการออกแบบระบบที่มีความหนาแน่นสูงและประสิทธิภาพสูงอุปกรณ์ Virtex-4 ใช้ฟังก์ชันต่อไปนี้: • บล็อก I/O จัดเตรียมอินเทอร์เฟซระหว่างหมุดของแพ็คเกจและตรรกะที่กำหนดค่าได้ภายในมาตรฐาน I/O ที่ได้รับความนิยมและทันสมัยที่สุดได้รับการสนับสนุนโดยบล็อก I/O ที่ตั้งโปรแกรมได้ (IOB)IOB ได้รับการปรับปรุงสำหรับแอปพลิเคชันแบบซิงโครนัสต้นทางการเพิ่มประสิทธิภาพแบบซิงโครนัสแหล่งที่มารวมถึงเดสก์ท็อปต่อบิต ตัวสร้างอนุกรมข้อมูล/ดีซีเรียลไลเซอร์ ตัวแบ่งนาฬิกา และทรัพยากรการตอกบัตรในเครื่องโดยเฉพาะ• บล็อกลอจิกที่กำหนดค่าได้ (CLB) ซึ่งเป็นองค์ประกอบลอจิกพื้นฐานสำหรับ Xilinx FPGA ให้ลอจิกแบบรวมและแบบซิงโครนัส ตลอดจนหน่วยความจำแบบกระจายและความสามารถในการลงทะเบียนกะ SRL16• โมดูล Block RAM ให้ RAM แบบพอร์ตคู่จริง 18Kbit ที่ยืดหยุ่น ซึ่งสามารถเรียงซ้อนเพื่อสร้างบล็อกหน่วยความจำขนาดใหญ่ขึ้นได้นอกจากนี้ Virtex-4 FPGA block RAMs ยังมีลอจิก FIFO ที่ตั้งโปรแกรมได้ซึ่งเป็นทางเลือกสำหรับการใช้อุปกรณ์ที่เพิ่มขึ้น• ตัวคูณ XtremeDSP แบบฝังตัวแบบ Cascadable ที่มีตัวคูณเฉพาะ 18 บิต x 18 บิต รวม Adder และตัวสะสม 48 บิต

Xilinx นำเสนอพอร์ตโฟลิโอแบบหลายโหนดที่ครอบคลุมเพื่อตอบสนองความต้องการในการใช้งานที่หลากหลายไม่ว่าคุณจะกำลังออกแบบแอปพลิเคชันเครือข่ายที่ล้ำสมัยและประสิทธิภาพสูงที่ต้องการความจุ แบนด์วิดท์ และประสิทธิภาพสูงสุด หรือกำลังมองหา FPGA ที่มีต้นทุนต่ำและมีขนาดเล็กเพื่อนำเทคโนโลยีที่กำหนดโดยซอฟต์แวร์ของคุณไปสู่อีกระดับ Xilinx FPGAs และ 3D ICs ช่วยให้คุณมีการรวมระบบในขณะที่ปรับประสิทธิภาพ/วัตต์ให้เหมาะสม

ลักษณะทางไฟฟ้าของ Spartan-6 FPGA Spartan®-6 LX และ LXT FPGA มีจำหน่ายในเกรดความเร็วต่างๆ โดย -3 มีประสิทธิภาพสูงสุดพารามิเตอร์ทางไฟฟ้ากระแสตรงและไฟฟ้ากระแสสลับของยานยนต์ XA Spartan-6 FPGAs และอุปกรณ์ Spartan-6Q FPGA ระดับการป้องกันจะเทียบเท่ากับข้อกำหนดเชิงพาณิชย์ ยกเว้นที่ระบุไว้ลักษณะเวลาของอุปกรณ์อุตสาหกรรมเกรดความเร็วเชิงพาณิชย์ (XC) -2 จะเหมือนกับอุปกรณ์เชิงพาณิชย์เกรดความเร็ว -2เกรดความเร็ว -2Q และ -3Q ใช้สำหรับช่วงอุณหภูมิขยาย (Q) เท่านั้นลักษณะเวลาจะเทียบเท่ากับที่แสดงสำหรับระดับความเร็ว -2 และ -3 สำหรับอุปกรณ์ระดับยานยนต์และอุปกรณ์ป้องกันSpartan-6 FPGA DC และ AC มีลักษณะเฉพาะสำหรับช่วงอุณหภูมิเชิงพาณิชย์ (C), อุตสาหกรรม (I) และขยาย (Q)เฉพาะเกรดความเร็วและ/หรืออุปกรณ์ที่เลือกเท่านั้นที่อาจใช้ได้ในช่วงอุณหภูมิอุตสาหกรรมหรือช่วงอุณหภูมิที่ขยายเพิ่มขึ้นสำหรับอุปกรณ์ระดับยานยนต์และอุปกรณ์ป้องกันการอ้างอิงชื่ออุปกรณ์หมายถึงหมายเลขชิ้นส่วนที่มีรูปแบบต่างๆ (เช่น LX75 อาจหมายถึง XC6SLX75, XA6SLX75 หรือ XQ6SLX75)เกรดความเร็ว Spartan-6 FPGA -3N กำหนดอุปกรณ์ที่ไม่รองรับฟังก์ชัน MCBข้อมูลจำเพาะเกี่ยวกับแรงดันไฟฟ้าและอุณหภูมิของจุดเชื่อมต่อทั้งหมดเป็นตัวแทนของสภาวะที่เลวร้ายที่สุดพารามิเตอร์ที่รวมไว้เป็นเรื่องปกติสำหรับการออกแบบยอดนิยมและการใช้งานทั่วไปสามารถดูชุดค่าผสมอุปกรณ์และแพ็คเกจได้ที่:

SoC ที่ตั้งโปรแกรมได้, MPSoCs และ RFSoCs

ประสิทธิภาพและพลังที่ไม่มีใครเทียบได้

กลุ่มผลิตภัณฑ์ SoC ของ Xilinx รวมความสามารถในการตั้งโปรแกรมซอฟต์แวร์ของโปรเซสเซอร์เข้ากับความสามารถในการตั้งโปรแกรมฮาร์ดแวร์ของ FPGA ช่วยให้คุณได้รับประสิทธิภาพของระบบ ความยืดหยุ่น และความสามารถในการปรับขนาดที่ไม่มีใครเทียบได้พอร์ตโฟลิโอช่วยให้การออกแบบโดยรวมของระบบของคุณได้รับประโยชน์จากการลดพลังงานและต้นทุนที่ต่ำลงพร้อมเวลาออกสู่ตลาดที่รวดเร็ว

ไอซี 3 มิติที่ตั้งโปรแกรมได้

แบนด์วิดธ์และการบูรณาการสูงสุด

Xilinx 3D IC ที่เป็นเนื้อเดียวกันและต่างกันให้ความหนาแน่นของลอจิก แบนด์วิดท์ และทรัพยากรบนชิปสูงสุดในอุตสาหกรรม ซึ่งถือเป็นการบุกเบิกการบูรณาการระดับระบบใหม่Xilinx UltraScale 3D IC มอบการรวมระบบ ประสิทธิภาพ แบนด์วิดท์ และความสามารถในระดับที่ไม่เคยมีมาก่อน

ไอซีพอร์ตโฟลิโอที่ปรับต้นทุนให้เหมาะสม

พอร์ตโฟลิโอที่ปรับต้นทุนให้เหมาะสมของ Xilinx นั้นกว้างที่สุดในอุตสาหกรรม ซึ่งประกอบด้วยสี่ตระกูลที่ได้รับการปรับให้เหมาะสมสำหรับความสามารถเฉพาะ:

สปาร์ตัน^®-6 FPGA สำหรับการเพิ่มประสิทธิภาพ I/O

• Spartan-7 FPGA สำหรับการเพิ่มประสิทธิภาพ I/O ด้วยประสิทธิภาพต่อวัตต์สูงสุด
• Artix^®-7 FPGA สำหรับการเพิ่มประสิทธิภาพตัวรับส่งสัญญาณและแบนด์วิดท์ DSP สูงสุด
• Zynq^®SoC ที่ตั้งโปรแกรมได้ -7000 สำหรับการเพิ่มประสิทธิภาพระบบด้วยการรวมโปรเซสเซอร์ที่ปรับขนาดได้
• Artix UltraScale+™ FPGA สำหรับแบนด์วิดธ์ I/O สูงและการประมวลผล DSP
• 
• 

หมายเลขชิ้นส่วนที่เกี่ยวข้อง: