XCV1000-4BGG560C- เวอร์เท็กซ์ XILINX FPGA IC XCV50 XCV150 XCV100 XCV200 XCV300 XCV400 XCV1000

Virtex series XILINX FPGA ตระกูล XCV50 XCV150 XCV100 XCV200 XCV300 XCV400 XCV1000 XCV800 ICs ล้าสมัย XCV1000-4BGG560

ตระกูล Virtex ตระกูล XILINX FPGA ICs ล้าสมัย XCV1000-4BGG560C การติดตั้งบนพื้นผิว FPGA ICs

XCV50 XCV150 XCV100 XCV200 XCV300 XCV400 XCV600 XCV800 XCV1000

คุณสมบัติ:

อาร์เรย์เกทแบบตั้งโปรแกรมภาคสนามที่รวดเร็วและมีความหนาแน่นสูง - ความหนาแน่นตั้งแต่เกตระบบ 50k ถึง 1M - ประสิทธิภาพของระบบสูงถึง 200 MHz - ได้มาตรฐาน PCI 66-MHz - ถอดเปลี่ยนได้ทันทีสำหรับ PCI ขนาดกะทัดรัด • อินเทอร์เฟซ SelectIO™ แบบหลายมาตรฐาน - อินเทอร์เฟซประสิทธิภาพสูง 16 แบบ มาตรฐาน - เชื่อมต่อโดยตรงกับอุปกรณ์ ZBTRAM • วงจรการจัดการนาฬิกาในตัว - ลูปล็อกหน่วงเวลาเฉพาะ (DLL) สี่ลูปสำหรับการควบคุมนาฬิกาขั้นสูง - เครือข่ายกระจายสัญญาณนาฬิกาทั่วโลกความเอียงต่ำหลักสี่ช่อง และตาข่ายนาฬิการองในเครื่องอีก 24 ช่อง • ระบบหน่วยความจำแบบลำดับชั้น - LUT ที่กำหนดค่าได้เป็น RAM ขนาด 16 บิต, RAM 32 บิต, RAM แบบพอร์ตคู่ 16 บิต หรือ Shift Register แบบ 16 บิต - RAM 4k-bit แบบซิงโครนัสแบบซิงโครนัสที่กำหนดค่าได้ - อินเทอร์เฟซที่รวดเร็วไปยัง RAM ประสิทธิภาพสูงภายนอก • สถาปัตยกรรมที่ยืดหยุ่น ที่ปรับสมดุลความเร็วและความหนาแน่น - ลอจิกการพกพาโดยเฉพาะสำหรับการคำนวณทางคณิตศาสตร์ความเร็วสูง - รองรับตัวคูณเฉพาะ - ห่วงโซ่คาสเคดสำหรับฟังก์ชันอินพุตกว้าง - รีจิสเตอร์/สลักมากมายพร้อมการเปิดใช้งานนาฬิกา และการตั้งค่าและรีเซ็ตซิงโครนัส/อะซิงโครนัสคู่และรีเซ็ต -บัส 3 สถานะภายใน - ลอจิกการสแกนขอบเขต IEEE 1149.1 - ไดโอดเซ็นเซอร์อุณหภูมิตาย • รองรับโดย FPGA Foundation™ และ Alliance Development Systems - รองรับ Unified Libraries, Relationally Placed Macros และ Design Manager - แพลตฟอร์มพีซีและเวิร์กสเตชันที่มีให้เลือกมากมาย • การกำหนดค่าในระบบที่ใช้ SRAM - สามารถตั้งโปรแกรมซ้ำได้ไม่จำกัด - โหมดการเขียนโปรแกรมสี่โหมด • กระบวนการโลหะ 5 ชั้น 0.22 μm • ทดสอบจากโรงงาน 100%

ข้อมูลจำเพาะ:

XILINX Virtex™ 2.5 V Field Programmable Gate Arrays FPGA Families Data Sheet (ผลิตภัณฑ์บางรายการล้าสมัย/อยู่ภายใต้ความล้าสมัย โปรดติดต่อเราที่ ic@icschip.com สำหรับข้อมูลเพิ่มเติม)

บทนำ :

คำอธิบาย :

ตระกูล Virtex FPGA นำเสนอโซลูชันลอจิกที่ตั้งโปรแกรมได้ประสิทธิภาพสูงและความจุสูงประสิทธิภาพซิลิกอนที่เพิ่มขึ้นอย่างมากเป็นผลมาจากการปรับสถาปัตยกรรมใหม่ให้เหมาะสมเพื่อประสิทธิภาพตำแหน่งและเส้นทาง และใช้ประโยชน์จากกระบวนการ CMOS 5 ชั้นโลหะ 0.22 μm ที่ก้าวร้าวความก้าวหน้าเหล่านี้ทำให้ Virtex FPGAs เป็นทางเลือกที่มีประสิทธิภาพและยืดหยุ่นสำหรับอาร์เรย์เกตที่โปรแกรมมาสก์ตระกูล Virtex ประกอบด้วยสมาชิกเก้ารายที่แสดงในตารางที่ 1 ต่อยอดจากประสบการณ์ที่ได้รับจาก FPGA รุ่นก่อนๆ ตระกูล Virtex แสดงถึงขั้นตอนการปฏิวัติไปข้างหน้าในการออกแบบลอจิกที่ตั้งโปรแกรมได้การรวมคุณสมบัติของระบบที่ตั้งโปรแกรมได้หลากหลาย ลำดับชั้นที่หลากหลายของทรัพยากรการเชื่อมต่อระหว่างกันที่รวดเร็วและยืดหยุ่น และเทคโนโลยีกระบวนการขั้นสูง ตระกูล Virtex มอบโซลูชันลอจิกที่ตั้งโปรแกรมได้ความเร็วสูงและความจุสูง ซึ่งช่วยเพิ่มความยืดหยุ่นในการออกแบบในขณะที่ลดเวลาในการออกสู่ตลาด .

ตระกูล Spartan® และ Spartan-XL FPGA เป็นโซลูชัน FPGA สำหรับการผลิตที่มีปริมาณมาก ซึ่งตรงตามข้อกำหนดหลักทั้งหมดสำหรับการเปลี่ยน ASIC ได้ถึง 40,000 เกทข้อกำหนดเหล่านี้รวมถึงประสิทธิภาพสูง, on-chip RAM, โซลูชั่นหลัก และราคา ในปริมาณมาก วิธีการและในหลายกรณีเทียบเท่ากับการมาสก์อุปกรณ์ ASIC ที่ตั้งโปรแกรมไว้ด้วยการปรับปรุงชุดคุณสมบัติของชุด Spartan โดยใช้ประโยชน์จากเทคโนโลยีกระบวนการขั้นสูงและมุ่งเน้นไปที่การจัดการต้นทุนทั้งหมด ชุด Spartan นำเสนอคุณสมบัติหลักที่ ASIC และผู้ใช้ตรรกะที่มีปริมาณมากต้องการ ในขณะที่หลีกเลี่ยงต้นทุนเริ่มต้น รอบการพัฒนาที่ยาวนาน และความเสี่ยงโดยธรรมชาติของแบบเดิม ASICตระกูล Spartan และ Spartan-XL ในซีรีย์ Spartan มีสมาชิกสิบคน ดังที่แสดงในตารางที่ 1 คุณสมบัติ FPGA ของ Spartan/Spartan-XL หมายเหตุ: อุปกรณ์ในซีรีย์ Spartan ที่อธิบายไว้ในเอกสารข้อมูลนี้รวมถึงตระกูล 5V Spartan และ 3.3V Spartan- ครอบครัว XL.ดูเอกสารข้อมูลแยกต่างหากสำหรับสมาชิกขั้นสูงสำหรับ Spartan Series• FPGA ทดแทน ASIC ตัวแรกสำหรับการผลิตในปริมาณมากด้วย RAM บนชิป • ความหนาแน่นสูงสุด 1862 ลอจิกเซลล์หรือ 40,000 ประตูระบบ • ชุดคุณลักษณะที่คล่องตัวตามสถาปัตยกรรม XC4000 • ประสิทธิภาพของระบบเกิน 80 MHz • ชุดโซลูชันที่กำหนดไว้ล่วงหน้าของ AllianceCORE และ LogiCORE™ แบบกว้าง ใช้ได้ • reprogrammability ไม่จำกัด • ต้นทุนต่ำ

คุณสมบัติระดับระบบ - มีให้เลือกทั้งเวอร์ชัน 5V และ 3.3V - หน่วยความจำ SelectRAM บนชิป - สอดคล้องกับ PCI - ความสามารถในการอ่านข้อมูลแบบเต็มสำหรับการตรวจสอบโปรแกรมและการสังเกตโหนดภายใน - ลอจิกการพกพาความเร็วสูงโดยเฉพาะ - ความสามารถบัส 3 สถานะภายใน - แปด เครือข่ายนาฬิกาหรือสัญญาณความเบ้ต่ำทั่วโลก - ลอจิกการสแกนขอบเขตที่เข้ากันได้กับ IEEE 1149.1 - แพ็คเกจพลาสติกราคาประหยัดพร้อมใช้งานในทุกความหนาแน่น - ความเข้ากันได้ของรอยเท้าในแพ็คเกจทั่วไป • รองรับอย่างเต็มที่โดยระบบการพัฒนา Xilinx ISE® Classics อันทรงพลัง - การทำแผนที่ การจัดวาง และการกำหนดเส้นทางอัตโนมัติเต็มรูปแบบ คุณสมบัติตระกูล Spartan-XL เพิ่มเติม • การจ่ายไฟ 3.3V สำหรับพลังงานต่ำพร้อม I/O ที่ยอมรับได้ 5V • อินพุตปิดเครื่อง • ประสิทธิภาพที่สูงขึ้น • ตรรกะการพกพาที่เร็วขึ้น • เครือข่ายนาฬิกาความเร็วสูงที่ยืดหยุ่นมากขึ้น • ความสามารถในการสลักในบล็อกลอจิกที่กำหนดค่าได้ • สลักจับอินพุตที่รวดเร็ว • อุปกรณ์เสริม MUX หรือตัวสร้างฟังก์ชัน 2 อินพุตบนเอาต์พุต • ไดรฟ์เอาต์พุต 12 mA หรือ 24 mA • รองรับ PCI 5V และ 3.3V • Enhanced Boundary Scan • Express Mode coการกำหนดค่า

ตระกูล Spartan®-3A ของ Field-Programmable Gate Arrays (FPGAs) แก้ปัญหาด้านการออกแบบในการใช้งานอิเล็กทรอนิกส์ที่ใช้ I/O ในปริมาณมากและมีปริมาณสูงตระกูลสมาชิกห้ารายมีความหนาแน่นตั้งแต่ 50,000 ถึง 1.4 ล้านประตูระบบดังแสดงในตารางที่ 1 Spartan-3A FPGA เป็นส่วนหนึ่งของตระกูล Extended Spartan-3A ซึ่งรวมถึง Spartan-3AN ที่ไม่ระเหยและสูงกว่า ความหนาแน่น Spartan-3A DSP FPGAตระกูล Spartan-3A ต่อยอดจากความสำเร็จของตระกูล Spartan-3E และ Spartan-3 FPGA รุ่นก่อนหน้าคุณสมบัติใหม่ช่วยปรับปรุงประสิทธิภาพของระบบและลดต้นทุนการกำหนดค่าการปรับปรุงตระกูล Spartan-3A เหล่านี้ รวมกับเทคโนโลยีการผลิต 90 nm ที่ได้รับการพิสูจน์แล้ว ให้ฟังก์ชันการทำงานและแบนด์วิธต่อดอลลาร์ที่มากกว่าที่เคย สร้างมาตรฐานใหม่ในอุตสาหกรรมลอจิกแบบตั้งโปรแกรมได้เนื่องจากมีต้นทุนต่ำเป็นพิเศษ Spartan-3A FPGA จึงเหมาะอย่างยิ่งกับการใช้งานอุปกรณ์อิเล็กทรอนิกส์สำหรับผู้บริโภคที่หลากหลาย รวมถึงการเข้าถึงบรอดแบนด์ เครือข่ายในบ้าน การแสดงผล/การฉายภาพ และอุปกรณ์โทรทัศน์ระบบดิจิตอลตระกูล Spartan-3A เป็นทางเลือกที่ดีกว่าในการมาสก์ ASIC ที่ตั้งโปรแกรมไว้FPGA หลีกเลี่ยงต้นทุนเริ่มต้นที่สูง รอบการพัฒนาที่ยาวนาน และความไม่ยืดหยุ่นโดยธรรมชาติของ ASIC ทั่วไป และอนุญาตให้อัปเกรดการออกแบบภาคสนาม

คุณสมบัติ:

• โซลูชันลอจิกประสิทธิภาพสูงราคาประหยัดสำหรับแอปพลิเคชันปริมาณมากและคำนึงถึงต้นทุน

• การจ่ายไฟ VCCAUX แบบ Dual-range ทำให้การออกแบบเฉพาะ 3.3V ง่ายขึ้น

• ระงับโหมดไฮเบอร์เนตช่วยลดพลังงานของระบบ

• หมุดอินเทอร์เฟซ SelectIO™ แบบหลายแรงดันและหลายมาตรฐาน

• มากถึง 502 พิน I/O หรือ 227 คู่สัญญาณดิฟเฟอเรนเชียล

• LVCMOS, LVTTL, HSTL และ SSTL single-ended I/O

• การส่งสัญญาณ 3.3V, 2.5V, 1.8V, 1.5V และ 1.2V

• ไดรฟ์เอาท์พุตที่เลือกได้ สูงสุด 24 mA ต่อพิน

• มาตรฐาน QUIETIO ช่วยลดสัญญาณรบกวนการสลับ I/O

• ความเข้ากันได้แบบเต็ม 3.3V ± 10% และการปฏิบัติตามฮ็อตสวอป

• อัตราการถ่ายโอนข้อมูล 640+ Mb/s ต่อ I/O ที่แตกต่างกัน

• LVDS, RSDS, mini-LVDS, HSTL/SSTL ดิฟเฟอเรนเชียล I/O พร้อมตัวต้านทานการสิ้นสุดส่วนต่างแบบบูรณาการ

• รองรับอัตราข้อมูลสองเท่า (DDR) ที่เพิ่มขึ้น

• DDR/DDR2 SDRAM รองรับสูงสุด 400 Mb/s

• รองรับเทคโนโลยี PCI® 32-/64-บิต 33/66 MHz PCI® อย่างครบถ้วน

• ทรัพยากรลอจิกที่มากมายและยืดหยุ่น • ความหนาแน่นสูงสุด 25,344 เซลล์ลอจิก รวมถึงตัวเลือก shift register หรือการสนับสนุน RAM แบบกระจาย

• มัลติเพล็กเซอร์กว้างที่มีประสิทธิภาพ ลอจิกกว้าง

• ตรรกะการมองไปข้างหน้าอย่างรวดเร็ว

• ตัวคูณ 18 x 18 ที่ปรับปรุงแล้วพร้อมไปป์ไลน์เสริม

• พอร์ตการเขียนโปรแกรม/ดีบัก IEEE 1149.1/1532 JTAG

• สถาปัตยกรรมหน่วยความจำ SelectRAM™ แบบลำดับชั้น

• บล็อก RAM เร็วสูงสุด 576 Kbits พร้อมการเขียนไบต์ช่วยให้แอปพลิเคชันโปรเซสเซอร์

• RAM แบบกระจายที่มีประสิทธิภาพสูงสุด 176 Kbits

• ผู้จัดการนาฬิกาดิจิทัล (DCM) สูงสุดแปดคน

• กำจัดนาฬิกาเอียง (หน่วงเวลาล็อกลูป)

• การสังเคราะห์ความถี่ การคูณ การหาร

• การเปลี่ยนเฟสความละเอียดสูง

• ช่วงความถี่กว้าง (5 MHz ถึง มากกว่า 320 MHz)

• แปดเครือข่ายนาฬิกาทั่วโลกที่มีความลาดเอียงต่ำ, แปดนาฬิกาเพิ่มเติมต่อครึ่งอุปกรณ์, รวมทั้งการกำหนดเส้นทางต่ำมาก

• ส่วนต่อประสานการกำหนดค่ากับ PROM มาตรฐานอุตสาหกรรม

• PROM แฟลชซีเรียล SPI ราคาประหยัดและประหยัดพื้นที่

• x8 หรือ x8/x16 BPI ขนาน NOR Flash PROM

• แฟลชแพลตฟอร์ม Xilinx® ราคาประหยัดพร้อม JTAG

• ตัวระบุ DNA ของอุปกรณ์ที่ไม่ซ้ำสำหรับการตรวจสอบการออกแบบ

• โหลดหลายบิตสตรีมภายใต้การควบคุม FPGA

• การตรวจสอบ CRC หลังการกำหนดค่า

• รองรับซอฟต์แวร์ระบบการพัฒนา Xilinx ISE® และ WebPACK™ ที่สมบูรณ์พร้อม Spartan-3A Starter Kit

• โปรเซสเซอร์ฝังตัว MicroBlaze™ และ PicoBlaze

• บรรจุภัณฑ์ QFP และ BGA ราคาประหยัด, ตัวเลือกปลอด Pb

• รอยเท้าทั่วไปรองรับการโยกย้ายความหนาแน่นได้ง่าย

• เข้ากันได้กับ Spartan-3AN nonvolatile FPGAs ที่เลือกได้

• เข้ากันได้กับ Spartan-3A DSP FPGAs ที่มีความหนาแน่นสูงกว่า

• มีรุ่น XA Automotive ให้ใช้งาน

สินค้าที่เกี่ยวข้อง :

สถานะ Spartan-3A FPGA

การผลิต XC3S50A

การผลิต XC3S200A

การผลิต XC3S400A

การผลิต XC3S700A

การผลิต XC3S1400A

XC3S50A –4 ประสิทธิภาพมาตรฐาน VQ100/ VQG100 100-pin Very Thin Quad Flat Pack (VQFP) C เชิงพาณิชย์ (0°C ถึง 85°C)

XC3S200A –5 ประสิทธิภาพสูง (เชิงพาณิชย์เท่านั้น) TQ144/ TQG144 144-pin Thin Quad Flat Pack (TQFP) I Industrial (–40°C ถึง 100°C) XC3S400A FT256/ FTG256 256-ball Fine-Pitch Thin Ball Grid Array (FTBGA )

XC3S700A FG320/ FGG320 320-ball Fine-Pitch Ball Grid Array (FBGA)

XC3S1400A FG400/ FGG400 400 ลูก Fine-Pitch Ball Grid Array (FBGA)

XC3S1400A FG484/ FGG484 484-ball Fine-Pitch Ball Grid Array (FBGA)

XC3S1400A FG676 FGG676 676-ball Fine-Pitch Ball Grid Array (FBGA)

XC3S50(2) 50K 1,728 16 12 192 12K 72K 4 2 124 56

XC3S200(2) 200K 4,320 24 20 480 30K 216K 12 4 173 76

XC3S400(2) 400K 8,064 32 28 896 56K 288K 16 4 264 116

XC3S1000(2) 1M 17,280 48 40 1,920 120K 432K 24 4 391 175

XC3S1500 1.5M 29,952 64 52 3,328 208K 576K 32 4 487 221

XC3S2000 2M 46,080 80 64 5,120 320K 720K 40 4 565 270

XC3S4000 4M 62,208 96 72 6,912 432K 1,728K 96 4 633 300

XC3S5000 5M 74,880 104 80 8,320 520K 1,872K 104 4 633 300

Prodcuts ที่เกี่ยวข้องใน XILINX Spartan และ Spartan-3 Series: