XC2V500-4FG456C XC2V500-4FG456I XC2V4000-5FF1152I XC2V80-4CS144C XC2V40-4FG256C

XC2V500 XILINX Virtex FPGA IC

XC2V500-4FG456C XC2V500-4FG456I XC2V4000-5FF1152I XC2V80-4CS144C XC2V40-4FG256C

Virtex ซีรี่ย์ XILINX FPGA ICคําอธิบาย:

ครอบครัว Virtex FPGA ส่งผลิตผลงานสูง, ความจุสูง โปรแกรมคําตอบโลจิกการเพิ่มประสิทธิภาพของซิลิคอนอย่างน่าทึ่ง เป็นผลจากการปรับปรุงโครงสร้างใหม่เพื่อประสิทธิภาพของสถานที่และเส้นทาง และการใช้งานโลหะ 5 ชั้นที่รุนแรงกระบวนการ CMOS ขนาด.22 μm ความก้าวหน้าเหล่านี้ทําให้ Virtex FPGAs เป็นทางเลือกที่แข็งแรงและยืดหยุ่นต่อการโปรแกรมเมอร์เกตแบบหน้ากาก. ครอบครัว Virtex ประกอบด้วยสมาชิกเก้ารายที่แสดงในตาราง 1.การใช้ประสบการณ์จากรุ่น FPGAs ก่อนหน้านี้, ครอบครัว Virtex เป็นการก้าวหน้าที่ปฏิวัติในการออกแบบตรรกะที่สามารถเขียนโปรแกรมได้ทรัพยากรเชื่อมต่อแบบยืดหยุ่น, และเทคโนโลยีกระบวนการที่ก้าวหน้า ครอบครัว Virtex ส่งผลให้มีความเร็วสูงและความจุสูง โปรแกรมโลจิกคําตอบที่เพิ่มความยืดหยุ่นการออกแบบในขณะที่ลดเวลาสู่ตลาด

ครอบครัว FPGA Spartan® และ Spartan-XL เป็น FPGA ที่ผลิตในปริมาณสูง และสามารถตอบโจทย์ความต้องการสําคัญในการเปลี่ยน ASIC ได้ถึง 40,000 เกตความต้องการเหล่านี้ประกอบด้วยการทํางานสูง, RAM บนชิป, การแก้ไขหลักและราคาที่, ในปริมาณสูง, การเข้าใกล้และในหลายกรณีที่เทียบเท่ากับอุปกรณ์ ASIC ที่เขียนโปรแกรมการใช้เทคโนโลยีกระบวนการที่ทันสมัยและเน้นการจัดการค่าใช้จ่ายทั้งหมด, ซีรี่ย์สปาร์ตานส่งมอบลักษณะสําคัญที่ต้องการโดย ASIC และผู้ใช้โลจิกปริมาณสูงอื่น ๆ โดยหลีกเลี่ยงค่าเริ่มต้น, วงจรการพัฒนายาวและความเสี่ยงที่เกี่ยวข้องกับ ASICs ปกติครอบครัว Spartan และ Spartan-XL ในซีรีส Spartan มีสมาชิก 10 คน, ตามที่แสดงในตารางที่ 1. ลักษณะของ FPGA Spartan/Spartan-XL หมายเหตุ: อุปกรณ์ในชุด Spartan ที่อธิบายในใบข้อมูลนี้รวมถึงครอบครัว Spartan 5V และครอบครัว Spartan-XL 3.3Vดูตารางข้อมูลแยกสําหรับสมาชิกที่มีความก้าวหน้ามากขึ้นสําหรับ Spartan Series. • FPGA แทน ASIC ครั้งแรกสําหรับการผลิตปริมาณสูงด้วย RAM บนชิป • ความหนาแน่นสูงสุด 1862 เซลล์โลจิกหรือ 40000 system gates • Streamlined feature set based on XC4000 architecture • System performance beyond 80 MHz • Broad set of AllianceCORE and LogiCORE™ predefined solutions available • Unlimited reprogrammability • Low cost.

คุณสมบัติระดับระบบ - มีทั้ง 5V และ 33V versions - On-chip SelectRAM™ memory - Fully PCI compliant - Full readback capability for program verification and internal node observability - Dedicated high-speed carry logic - Internal 3-state bus capability - Eight global low-skew clock or signal networks - IEEE 1149.1-compatible Boundary Scan logic - Low cost plastic packages available in all densities - Footprint compatibility in common packages • Fully supported by powerful Xilinx ISE® Classics development system - Fully automatic mapping, การจัดตั้งและเส้นทาง ลักษณะครอบครัว Spartan-XL เพิ่มเติม • 3.3V supply for low power with 5V tolerant I/Os • Power down input • Higher performance • Faster carry logic • More flexible high-speed clock network • Latch capability in Configurable Logic Blocks • Input fast capture latch • Optional MUX or 2-input function generator on outputs • 12 mA or 24 mA output drive • 5V and 3.3V สอดคล้องกับ PCI • การสแกนขอบเขตขยาย • การตั้งค่าโหมด Express

ครอบครัว Spartan®-3A ของ Field-Programmable Gate Arrays (FPGA) แก้ปัญหาการออกแบบในส่วนใหญ่ของปริมาณสูง, ราคาที่รู้สึก, I / O-intensive การใช้งานอิเล็กทรอนิกส์ครอบครัวที่มีสมาชิก 5 คน มีความหนาแน่นตั้งแต่ 50ประตูระบบ 1,000 ถึง 1.4 ล้านประตู ตามที่แสดงในตารางที่ 1 FPGAs Spartan-3A เป็นส่วนหนึ่งของครอบครัว Spartan-3A ที่ขยายซึ่งรวมถึง Spartan-3AN ที่ไม่ลุกลุก และ Spartan-3A DSP FPGA ความหนาแน่นสูงกว่าครอบครัว Spartan-3A พัฒนาจากความสําเร็จของครอบครัว Spartan-3E และ Spartan-3 FPGA ก่อนหน้านี้. คุณสมบัติใหม่ปรับปรุงการทํางานของระบบและลดต้นทุนการตั้งค่า.การปรับปรุงครอบครัวสปาร์ตัน-3A, รวมไปถึงเทคโนโลยีกระบวนการ 90 nm ที่ผ่านการพิสูจน์แล้ว, ส่งผลให้มีฟังก์ชันและความกว้างของแบนด์เวทต่อดอลลาร์มากกว่าที่เคยมีมาก่อน, การกําหนดมาตรฐานใหม่ในอุตสาหกรรมโลจิกโปรแกรม.เนื่องจากราคาที่ต่ํามาก, Spartan-3A FPGAs เหมาะสมกับการใช้งานในอุปกรณ์อิเล็กทรอนิกส์ผู้บริโภคหลายประเภท รวมถึงการเข้าถึงเบนด์กว้าง, เครือข่ายบ้าน, จัดจอ/การฉายภาพ และอุปกรณ์โทรทัศน์ดิจิตอลครอบครัว Spartan-3A เป็นทางเลือกที่ดีกว่าสําหรับ ASICs ที่โปรแกรมมาสก์. FPGAs หลีกเลี่ยงค่าต้นทุนสูง, วงจรการพัฒนาที่ยาวนาน, และความไม่ยืดหยุ่นที่เนื้อหาของ ASICs ปกติ, และอนุญาตการปรับปรุงการออกแบบสนาม

XILINX VirtexTM 2.5 V Field Programmable Gate Arrays FPGA Families Data Sheet ((บางผลิตภัณฑ์เป็นของเก่า/อยู่ในระยะเก่า, ยินดีติดต่อเราโดย ic@icschip.com สําหรับข้อมูลเพิ่มเติม)

ลักษณะ:

• ค่าใช้จ่ายต่ํามาก, การแก้ไขโลจิกที่มีประสิทธิภาพสูงสําหรับปริมาณสูง, การใช้งานที่รู้ค่าใช้จ่าย

• การให้บริการ VCCAUX ระยะสอง ทําให้การออกแบบเพียง 3.3V ง่ายขึ้น

• สงคราม, รูปแบบ Hibernate ลดพลังงานระบบ

• พินอินเตอร์เฟซ SelectIOTM หลายสแตนดาร์ท

• สูงสุด 502 ปิน I/O หรือ 227 คู่สัญญาณความแตกต่าง

• LVCMOS, LVTTL, HSTL, และ SSTL I/O แบบเดียว

• การจดสัญญาณ 3.3V, 2.5V, 1.8V, 1.5V และ 1.2V

• ไดรฟ์การออกแบบที่เลือกได้สูงสุด 24 mA ต่อปิน

• มาตรฐาน QUIETIO ลดเสียง I/O

• ความเหมาะสมเต็ม 3.3V ± 10% และสลับร้อน

•อัตราการถ่ายทอดข้อมูล 640+ Mb/s ต่อ I/O อนุพันธ์

• LVDS, RSDS, mini-LVDS, HSTL/SSTL ความแตกต่าง I/O กับความต้านทานการสิ้นสุดความแตกต่างที่บูรณาการ

• การสนับสนุนอัตราการแลกเปลี่ยนข้อมูลสองครั้ง (DDR) ที่ดีขึ้น

• รองรับ DDR/DDR2 SDRAM ถึง 400 Mb/s

• รองรับเทคโนโลยี PCI® 32/64 บิต 33/66 MHz ที่สอดคล้องอย่างเต็มที่

• ทรัพยากรโลจิกที่หลากหลายและยืดหยุ่น • ความหนาแน่นสูงสุด 25,344 เซลล์โลจิก รวมถึงทะเบียนสวิตช์ optional หรือการสนับสนุน RAM แบ่งปัน

• มัลลิเพล็กเซอร์ขนาดใหญ่ที่มีประสิทธิภาพ

• การมองไปข้างหน้าอย่างรวดเร็ว

• การปรับปรุงตัวคูณ 18 x 18 ด้วยท่อทางเลือก

• IEEE 1149.1/1532 JTAG การเขียนโปรแกรม / การแก้ไขปัญหาการพัดแปลง

• สถาปัตยกรรมความจํา SelectRAMTM ระดับระดับระดับ

• ขนาดสูงสุด 576 Kbits ของ RAM แบล็อกที่รวดเร็วที่มีการเขียนไบท์สามารถสําหรับแอพลิเคชั่นโปรเซสเซอร์

• ขนาดสูงสุด 176 Kbits ของ RAM แบ่งปันที่ประสิทธิภาพ

• สามารถใช้เครื่องจัดการนาฬิกาดิจิตอล (DCM) ได้สูงสุด 8 เครื่อง

• การกําจัดการสับสนของนาฬิกา

• การสังเคราะห์ความถี่ การคูณ การหาร

• การเปลี่ยนเฟสความละเอียดสูง

• ระยะความถี่ที่กว้าง (5 MHz ถึงมากกว่า 320 MHz)

• เครือข่ายนาฬิกาโลกที่มีความสับสนน้อย 8 เครือข่ายนาฬิกาเพิ่มอีก 8 เครื่องต่อครึ่งเครื่อง

• อินเตอร์เฟซการตั้งค่ากับ PROM มาตรฐานของอุตสาหกรรม

• โปรโมชั่น แฟลช PROM SPI ซีเรียล ราคาถูก ประหยัดพื้นที่

• x8 หรือ x8 / x16 BPI คู่เคียง หรือ Flash PROM

• ราคาถูก Xilinx® Platform Flash กับ JTAG

• ตัวระบุ DNA ของอุปกรณ์ที่โดดเด่นสําหรับการยืนยันการออกแบบ

• เติมบิตสตรีมหลายแบบภายใต้การควบคุม FPGA

• การตรวจสอบ CRC หลังการตั้งค่า

• การสนับสนุนซอฟต์แวร์ระบบพัฒนา Xilinx ISE® และ WebPACKTM ครบถ้วน พร้อมกับ Spartan-3A Starter Kit

• เครื่องประมวลผล MicroBlazeTM และ PicoBlaze®

• QFP และ BGA แพคเกจราคาถูก

• รอยเท้าร่วมกัน ช่วยให้การย้ายที่มีความหนาแน่นง่าย

• รองรับกับ Spartan-3AN FPGAs ที่ไม่ลุกล้า

• เหมาะกับ Spartan-3A DSP FPGAs ความหนาแน่นสูง

• XA รถยนต์

สินค้าที่เกี่ยวข้อง:

สถานะของ Spartan-3A FPGA

XC3S50A การผลิต

XC3S200A การผลิต

XC3S400A การผลิต

XC3S700A การผลิต

XC3S1400A การผลิต

XC3S50A ¥4 ประสิทธิภาพมาตรฐาน VQ100/ VQG100 100 ปิน แพ็คแบนแควดบางมาก (VQFP) C การค้า (0 °C ถึง 85 °C)

XC3S200A 5 ความสามารถสูง (มีเพียงการค้า) TQ144/ TQG144 144-pin Thin Quad Flat Pack (TQFP) I อุตสาหกรรม (?? 40 °C ถึง 100 °C) XC3S400A FT256/ FTG256 256-ball Fine-Pitch Thin Ball Grid Array (FTBGA)

XC3S700A FG320/ FGG320 320 ลูก Fine-Pitch Ball Grid Array (FBGA)

XC3S1400A FG400/ FGG400 400 ลูก Fine-Pitch Ball Grid Array (FBGA)

XC3S1400A FG484/ FGG484 484 ลูก ระบบกรีดลูกบอลละเอียด (FBGA)

XC3S1400A FG676 FGG676 676 บอล Fine-Pitch Ball Grid Array (FBGA)

XC3S50(2) 50K 1,728 16 12 192 12K 72K 4 2 124 56

XC3S200(2) 200K 4,320 24 20 480 30K 216K 12 4 173 76

XC3S400(2) 400K 8,064 32 28 896 56K 288K 16 4 264 116

XC3S1000(2) 1M 17,280 48 40 1,920 120K 432K 24 4 391 175

XC3S1500 1.5M 29,952 64 52 3,328 208K 576K 32 4 487 221

XC3S2000 2M 46,080 80 64 5,120 320K 720K 40 4 565 270

XC3S4000 4M 62,208 96 72 6,912 432K 1,728K 96 4 633 300

XC3S5000 5M 74,880 104 80 8,320 520K 1,872K 104 4 633 300

สําหรับข้อมูลเพิ่มเติมเกี่ยวกับการมีสินค้าของครอบครัว Spartan-3A FPGA โปรดรู้สึกอิสระที่จะส่งอีเมล: ic@icschip.com