XC2VP20-5FF896C XC2VP20-5FF896I XC2VP20-5FFG896C XC2VP20-5FGG676I XC2VP20-6FF896C XC2VP20-6FF896I XC2VP20-6FFG896C XC2VP20-6FGG676C XC2VP2-5FF672C

XC2VP20 XC2VP2Xilinx FPGA สนามโปรแกรม Gate Array ICs

XC2VP20-5FF896C

XC2VP20-5FF896I

XC2VP20-5FFG896C

XC2VP20-5FGG676I

XC2VP20-6FF896C

XC2VP20-6FF896I

XC2VP20-6FFG896C

XC2VP20-6FGG676C

XC2VP2-5FF672C

ลักษณะ:

• ค่าใช้จ่ายต่ํามาก, การแก้ไขโลจิกที่มีประสิทธิภาพสูงสําหรับปริมาณสูง, การใช้งานที่รู้ค่าใช้จ่าย

• การให้บริการ VCCAUX ระยะสอง ทําให้การออกแบบเพียง 3.3V ง่ายขึ้น

• สงคราม, รูปแบบ Hibernate ลดพลังงานระบบ

• พินอินเตอร์เฟซ SelectIOTM หลายสแตนดาร์ท

• สูงสุด 502 ปิน I/O หรือ 227 คู่สัญญาณความแตกต่าง

• LVCMOS, LVTTL, HSTL, และ SSTL I/O แบบเดียว

• การจดสัญญาณ 3.3V, 2.5V, 1.8V, 1.5V และ 1.2V

• ไดรฟ์การออกแบบที่เลือกได้สูงสุด 24 mA ต่อปิน

• มาตรฐาน QUIETIO ลดเสียง I/O

• ความเหมาะสมเต็ม 3.3V ± 10% และสลับร้อน

•อัตราการถ่ายทอดข้อมูล 640+ Mb/s ต่อ I/O อนุพันธ์

• LVDS, RSDS, mini-LVDS, HSTL/SSTL ความแตกต่าง I/O กับความต้านทานการสิ้นสุดความแตกต่างที่บูรณาการ

• การสนับสนุนอัตราการแลกเปลี่ยนข้อมูลสองครั้ง (DDR) ที่ดีขึ้น

• รองรับ DDR/DDR2 SDRAM ถึง 400 Mb/s

• รองรับเทคโนโลยี PCI® 32/64 บิต 33/66 MHz ที่สอดคล้องอย่างเต็มที่

• ทรัพยากรโลจิกที่หลากหลายและยืดหยุ่น • ความหนาแน่นสูงสุด 25,344 เซลล์โลจิก รวมถึงทะเบียนสวิตช์ optional หรือการสนับสนุน RAM แบ่งปัน

• มัลลิเพล็กเซอร์ขนาดใหญ่ที่มีประสิทธิภาพ

• การมองไปข้างหน้าอย่างรวดเร็ว

• การปรับปรุงตัวคูณ 18 x 18 ด้วยท่อทางเลือก

• IEEE 1149.1/1532 JTAG การเขียนโปรแกรม / การแก้ไขปัญหาการพัดแปลง

• สถาปัตยกรรมความจํา SelectRAMTM ระดับระดับระดับ

• ขนาดสูงสุด 576 Kbits ของ RAM แบล็อกที่รวดเร็วที่มีการเขียนไบท์สามารถสําหรับแอพลิเคชั่นโปรเซสเซอร์

• ขนาดสูงสุด 176 Kbits ของ RAM แบ่งปันที่ประสิทธิภาพ

• สามารถใช้เครื่องจัดการนาฬิกาดิจิตอล (DCM) ได้สูงสุด 8 เครื่อง

• การกําจัดการสับสนของนาฬิกา

• การสังเคราะห์ความถี่ การคูณ การหาร

• การเปลี่ยนเฟสความละเอียดสูง

• ระยะความถี่ที่กว้าง (5 MHz ถึงมากกว่า 320 MHz)

• เครือข่ายนาฬิกาโลกที่มีความสับสนน้อย 8 เครือข่ายนาฬิกาเพิ่มอีก 8 เครื่องต่อครึ่งเครื่อง

• อินเตอร์เฟซการตั้งค่ากับ PROM มาตรฐานของอุตสาหกรรม

• โปรโมชั่น แฟลช PROM SPI ซีเรียล ราคาถูก ประหยัดพื้นที่

• x8 หรือ x8 / x16 BPI คู่เคียง หรือ Flash PROM

• ราคาถูก Xilinx® Platform Flash กับ JTAG

• ตัวระบุ DNA ของอุปกรณ์ที่โดดเด่นสําหรับการยืนยันการออกแบบ

• เติมบิตสตรีมหลายแบบภายใต้การควบคุม FPGA

• การตรวจสอบ CRC หลังการตั้งค่า

• การสนับสนุนซอฟต์แวร์ระบบพัฒนา Xilinx ISE® และ WebPACKTM ครบถ้วน พร้อมกับ Spartan-3A Starter Kit

• เครื่องประมวลผล MicroBlazeTM และ PicoBlaze®

• QFP และ BGA แพคเกจราคาถูก

• รอยเท้าร่วมกัน ช่วยให้การย้ายที่มีความหนาแน่นง่าย

• รองรับกับ Spartan-3AN FPGAs ที่ไม่ลุกล้า

• เหมาะกับ Spartan-3A DSP FPGAs ความหนาแน่นสูง

• XA รถยนต์

สินค้าที่เกี่ยวข้อง:

สถานะของ Spartan-3A FPGA

XC3S50A การผลิต

XC3S200A การผลิต

XC3S400A การผลิต

XC3S700A การผลิต

XC3S1400A การผลิต

XC3S50A ¥4 ประสิทธิภาพมาตรฐาน VQ100/ VQG100 100 ปิน แพ็คแบนแควดบางมาก (VQFP) C การค้า (0 °C ถึง 85 °C)

XC3S200A 5 ความสามารถสูง (มีเพียงการค้า) TQ144/ TQG144 144-pin Thin Quad Flat Pack (TQFP) I อุตสาหกรรม (?? 40 °C ถึง 100 °C) XC3S400A FT256/ FTG256 256-ball Fine-Pitch Thin Ball Grid Array (FTBGA)

XC3S700A FG320/ FGG320 320 ลูก Fine-Pitch Ball Grid Array (FBGA)

XC3S1400A FG400/ FGG400 400 ลูก Fine-Pitch Ball Grid Array (FBGA)

XC3S1400A FG484/ FGG484 484 ลูก ระบบกรีดลูกบอลละเอียด (FBGA)

XC3S1400A FG676 FGG676 676 บอล Fine-Pitch Ball Grid Array (FBGA)

XC3S50(2) 50K 1,728 16 12 192 12K 72K 4 2 124 56

XC3S200(2) 200K 4,320 24 20 480 30K 216K 12 4 173 76

XC3S400(2) 400K 8,064 32 28 896 56K 288K 16 4 264 116

XC3S1000(2) 1M 17,280 48 40 1,920 120K 432K 24 4 391 175

XC3S1500 1.5M 29,952 64 52 3,328 208K 576K 32 4 487 221

XC3S2000 2M 46,080 80 64 5,120 320K 720K 40 4 565 270

XC3S4000 4M 62,208 96 72 6,912 432K 1,728K 96 4 633 300

XC3S5000 5M 74,880 104 80 8,320 520K 1,872K 104 4 633 300

สําหรับข้อมูลเพิ่มเติมเกี่ยวกับการมีสินค้าของครอบครัว Spartan-3A FPGA โปรดรู้สึกอิสระที่จะส่งอีเมล: sales@icschip.com